微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 创建网表是出错!求关注!

创建网表是出错!求关注!

时间:10-02 整理:3721RD 点击:
创建网表是出的警告!电路图附上!



封装和库路径都指定了吗

你贴个这图,还不如直接给原图。这样大家不用猜

只凭这个图,不好解决啊

封装指定了!库路径咋个指定?都是在库里面调用就OK了吧!

这样很难看清的,可能是原理图的问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top