微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网表生成问题

网表生成问题

时间:10-02 整理:3721RD 点击:
capture生成pcb editor的网表时,老是出现元件管脚名字重复的问题,必须要给相同名字的管脚编号吗,有没有什么设置之类能解决的,另外,有没有好看的script文件,发一个  2650815656@qq.com
#11 ERROR(ORCAP-36041): Duplicate Pin Name "AGND3" found on Package AD7760 , U22 Pin Number 32: SCHEMATIC1, AD (259.08, 157.48). Please renumber one of these.
#12 ERROR(ORCAP-36041): Duplicate Pin Name "AVDD1" found on Package AD7760 , U22 Pin Number 33: SCHEMATIC1, AD (259.08, 157.48). Please renumber one of these.
#13 ERROR(ORCAP-36041): Duplicate Pin Name "AGND1" found on Package AD7760 , U22 Pin Number 34: SCHEMATIC1, AD (259.08, 157.48). Please renumber one of these.
#14 ERROR(ORCAP-36041): Duplicate Pin Name "DGND" found on Package AD7760 , U22 Pin Number 35: SCHEMATIC1, AD (259.08, 157.48). Please renumber one of these.

可以设置drc报错规则

请问这个怎么设置呢

如下图所示,设置成红色的就是会报错,黄色的就是警告

16.3中这个窗口在哪里啊?

可是我就是这么设置的,还是会报小编这种错

点开这个最后一个标签就是


把pin的type改为power试试;

这个比较靠谱

介不介意把你的原理图发给我,我帮你看一下

说白了就是你用导第一方网表的方式,此方式导原理图比较严谨要求严格不容易出错,报告里说的是你u22的pcb封装和你原理图的封装管脚数不一致,把原理的封装加上32-35并接地就ok了

已经搞定了,是把PIN属性设置成POWER就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top