微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于差分线我有很多问题啊。大侠来看看了?

关于差分线我有很多问题啊。大侠来看看了?

时间:10-02 整理:3721RD 点击:

一组差分线我设置了主要线宽线距为5/5  NECK 4/4        当我实际走线时切换成NECK模式走线就出现DRC (LW 和LL)?何解
我设置了差分线与其它线距为20MIL,但是实际走时也会出现DRC 不过是LL错误,查看DRC说Class:           DRC ERROR CLASS
  Subclass:        TOP
  Origin xy:       (8922.8 6897.4)
  Constraint:      Line to Line Spacing
  Constraint Set:  SPACING-20
  Constraint Type: NET SPACING CONSTRAINTS
  Constraint value: 20 MIL
  Actual value: 5MIL。
其它线实际与差分任何一个线也能保证20MIL。

以上问题等啊。

同样求解。我也遇到过同样问题

再加一个属性:Diff-Min-SPACE,定义为4mil,刷新看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top