微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 用candence16.2 导入网表异常,求解。

用candence16.2 导入网表异常,求解。

时间:10-02 整理:3721RD 点击:
将运放放入原理图,导入网表,出现如下错误提醒,请各位大虾帮忙解决,谢谢!
Duplicate pin U12 pin 4. Possibly a complex hierarchy in logical view or duplicate part reference in physical view?

各位大虾,请帮忙处理啊~~急切盼解! 谢谢!

请仔细看看你的原理图symbol,运放有几个内部结构。

“Duplicate pin U12 pin 4”,是不是管脚名重复了啊,以前碰到过有多个管脚名是地网络的,用ALLEGRO.DLL格式导出来的话就不会了,不知道是不是这个原因,也许不是,呵呵!

1.仔细检查了原理图symbol,放置的为四象运放. 摆放后,导出网表就出错了。
2.Duplicate pin U12 pin 4”,不是管脚名重复.
谢谢你们的回复。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top