微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于串扰 求解

关于串扰 求解

时间:10-02 整理:3721RD 点击:
大家好,都知道串扰是两根线之间的耦合。
如果在同一层,有一把线是平行走线的,应该怎么处理这把平行线?
可能有人会说是尽量拉大间距,那么这个间距要拉多大呢?

3W法则。

不是吧,同一层的空间很难满足3w原则。
很多情况下,线间距也就是5、6mil那样子。

根据不同信号的重要等级来的吧,low speed不重要的5mil就可以,high speed信号要特别处理5h~10h不等。信号的重要等级根据design guide 中建议的规格来设定。

哦,谢谢答复。
我记得走DDR走线的时候,线根本没有空间拉的很大。
你说的high speed大概多大为界呢?

一般芯片都要布局布线向导的,大致按照要求来嘛

      其实信号的spacing 也分为,同组(bus group)信号间距和不同组信号间距。 虽然都是ddr信号,但是8根数据线间的间距可以小。但是跟其他的Address/command/control信号的间距就要大很多。例如:S12G25
至于高速信号的划分,业界都有好几种划分的方法。有频域划分法和时域划分法。信号高不高速都是相对概念,现在电子设备上的信号都比早些年前的速度高。
但我个人认为,你有作阻抗要求的或者是差分信号都可以划分为高速信号。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top