关于cycloneIII电路设计的问题，请大侠解答

上图是cycloneIII pin information中给出的说明，我想把PLL4_CLKOUT_p和PLL4_CLKOUT_n用作两个单端时钟，每一个单端时钟来驱动2路DAC，这样设计有没有问题?（因为我担心如果只用PLL4_CLKOUT_p来驱动4路DAC的话，驱动能力是否足够?）
请各位帮忙解答一下，谢谢