微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于net的问题

关于net的问题

时间:10-02 整理:3721RD 点击:
在edit --property中可以看到的网络如vcc5v怎么在规则管理器中看不到啊?请各位大侠帮忙!

这是个诡异的问题啊,如果生成网表时没有报错,约束管理器中是肯定会有相应的net的。

我是用的宇博士的板子例子,不知道怎么回事啊,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top