微波EDA网,见证研发工程师的成长! 2025年02月21日 星期五
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于等长设置的问题

关于等长设置的问题

时间:10-02 整理:3721RD 点击:

加载中...


如图,T1,T2是两个T型连接点,
第一:设置了T1到B、C以及T2到B、C等长(既图中绿色圈标的线)
第二:设置了A到B的等长(既图中青色线标的)
第三:设置了A到B的传播延迟(2600mil——3600mil)
问题是:布线时,比如从T1点到B点,显示信息时有一个相对传播延迟,一个传播延迟,不知道显示的是哪个等长
有谁清楚怎么回事

相对延时是CPU---DDR等长总比较,传播延时是T点到DDR的延时比较,还要看你规则怎么设置的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top