微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence15.7无法打印虚线框

cadence15.7无法打印虚线框

时间:10-02 整理:3721RD 点击:




在一张大图上设计了整块板子,各部分由虚线框圈起来,但是打印后虚线框变成了实线框,不知道那地方的设置有问题,请指教。

up,求解!

你这是ORCAD里面原理图的打印啊?呵呵,平时都是按页打印的,没试过用虚线框印,不过我有试过在器件图形里面画虚线,道理应该是一样的,里面有个画线的功能,可以设置是否为虚线,颜色,粗细,你找找看,就在右手边的工具栏的小图标中。

谢谢回复,我再原理图里用place rectangle命令画了一个实线框,然后双击实线框,在line style & width里面选择了虚线,最上面图中所示,也就是说在原理图中一切正常,但是用虚拟打印机打印出来后,这个虚线框变成了实线框,不知道为什么?

这应该是print setup里面的模式问题吧,你可以试试那两个模型。具体我不是很记得了。

线框颜色调整试试看

噢,我当时画的不是用place rectangular这个命令,而就是画直线的命令,如果print setup里面试过不行的话,你可以试试用画线的命令画矩形框。然后再设置成虚线,线宽等。

谢谢两位,我试一下。

是不是虚线的模式设置的不对啊

已经解决了,更换了虚拟打印机侯一切正常。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top