微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 使用仿真界面设置拓扑约束时候遇到的问题。

使用仿真界面设置拓扑约束时候遇到的问题。

时间:10-02 整理:3721RD 点击:
求助,在设置拓扑约束时候遇到这种提示,请教下是什么原因,要怎么解决这个问题。




要上 SI , 相關的環境設置要先完成才能產出 Topology .
訊息已經告訴你要用先用 setup Advisor 設定環境.

非常感谢,可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top