微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么16.2文件到16.5下生成网络表会出错?

为什么16.2文件到16.5下生成网络表会出错?

时间:10-02 整理:3721RD 点击:
提示为:ERROR: File "home_m2m_30-6.brd" was locked on date "Mon Jul 23 16:28:02 2012" by user "Administrator" on system "PC-HOME-DBZ". Resolve lock file and re-run netrev.
请问怎么解除锁定?

原来一直都在16.2下用的,没任何问题啊,怎么到16.5下怎么就锁定了?怎么解决?哪个大侠给支个招?谢谢

你把PCB用16.5打开,file--file porperties里面可以把lock解开就行了!

file porperties里面是unlock的,应该不是这原因。后来我把PCB editor 关了,在生成网络表就不出错了,还是没搞清怎么回事。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top