请教：Allegro可否在PCB中强制更改网络？谢谢！

可以的。菜单logic下，有更改的菜单，然后需要再env环境设置中，打开可以修改逻辑网表的选项，就可以修改了。具体步骤按照操作提示吧。我机器里面没软件。

能说的详细点么，没看到什么提示~~呵呵~~

在 user preference editor 里找到 logic 下 logic_edit_enable 修改

菜单logic-net logic，点击之后，你可以看到一个提示，让你修改 environment中的参数 logic_edit_enabled 。打开菜单setup-user preferences  - logic  勾选 logic_edit_enabled 这个时候你就可以修改网络了。

谢谢，还真搞出来了。和PADS里的功能一样。
还想请教。在Design compare里对比两个PCB的差异时，如何像PADS那样生成一个报表?
谢谢！

谢谢回复，搞定啦！