微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:生成网表时候的警告

请教:生成网表时候的警告

时间:10-02 整理:3721RD 点击:
请教各位大虾,生成网表时候的警告:part name”OPA2356AIDK_MSOP_8_OPA2356AIDK_MSOP_8_OPA2356AIDK_MSOP_8“ is remed to"OPA2356AIDK_MSOP_8_OPA2356AIDK_MSOP_8",我原来的名字是OPA2356AIDK_MSOP_8,导入网表到allegro的时候发现名字好长一个,这是为什么呢?我想让它在allegro中只显示OPA2356AIDK_MSOP_8,应该怎么处理呢?谢谢各位了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top