微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro导入网表出问题,求高手解决下

allegro导入网表出问题,求高手解决下

时间:10-02 整理:3721RD 点击:
导入网表的时候出现这个图框,然后就一直这样下去,如何解决呢:

你生成网表时都通过了吗?你先看下orcad在做完drc检查后的信息,先看看有没有error,没有error的话,关注下warning,有时候你的net没连上都会警告的。

个人认为导入网表时,很多问题都处在网表生成的过程,好好检查下吧,然后导入网表的路径设置对了,基本不会有问题。

哦谢谢,不过问题解决了,不晓得怎么回事,在转了好几圈后,可以了,然后再一次的时候就没有问题了,网表倒应该没问题,重新生成了好几次。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top