微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 哪位高人指点一下网表问题啊

哪位高人指点一下网表问题啊

时间:10-02 整理:3721RD 点击:
我在生成网表时,DRC已经通过了,可就是不能生成网表。报了错:Please refer to session log or netlisetr,log for details. 哪位高手指点一下那里出问题了啊?

不是叫你看log file吗,你什么信息都不给,其他人不可能猜的出是什么问题的。

那段英文就是错误提示!  不懂啊

那你说那句英文说了什么东东嘛!
log文件在网表目录里面。

感谢大侠! 顶!

window--session log里面有报错信息

你看看你的网表文件是不是和元器件的封装文件(.dra文件)、板子文件.brd文件在同一个文件夹下,而且板子文件要和原理图文件同名。试试看吧。

谢谢楼上的! 已解决!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top