微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Identify DC net 出错

Identify DC net 出错

时间:10-02 整理:3721RD 点击:
请教高手:
用allegro做si仿真,identify dc net时如果遇到如图中的error提示,是怎么回事啊?


warning而已,,不理它。

谢谢回复, 我还想了解下这个warning是怎样产生的?

有的人说是DC net里面没有power 或gnd 属性的pin, 请问这种属性是在哪里设置的啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top