微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > oracd复用的问题-求助贴-大虾进

oracd复用的问题-求助贴-大虾进

时间:10-02 整理:3721RD 点击:





问题是导入到allegro中后block中的reference怎么都一样啊,而且显示无连接属性(一图中就芯片是不同的ref,其他都一样)
我在做mdd文件时候是没有问题,显示还是有连接
图中是我做annotate的过程选项
个人理解是没有将block中的reference给update
求大虾们给个指导

第一图中的两个就是第四图右边那组芯片
我把第三图中的action选择了inc也是同样的效果
哪位大虾帮帮忙,可qq

顶啊,大虾在哪里,小编。

說實在的這種 Module Reuse 的方式實在是 XXX , 早就不用這種方式了.
我現在都用 Replication 來處理這種 reuse 的問題 , 根本不用考慮線路圖.

呵呵,习惯15.5了,没换成高版本的。

你说的rep15。5版本能用吗?多谢指导

這個功能僅在 v16.2 以後才有支援

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top