微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > FPGA System Planne不能共用地址线的问题?

FPGA System Planne不能共用地址线的问题?

时间:10-02 整理:3721RD 点击:
最近尝试FPGA System Planner设计,但遇到一个问题向大家请教?
我要用两片16位宽的DDR2 SDRAM拼为一个32位的DDR2应用,其中地址线部分需要共用,但在FPGA System Planner没有找到地址线共用的办法?希望能获得解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top