微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro重新导入netlist问题!

allegro重新导入netlist问题!

时间:10-02 整理:3721RD 点击:
是这样的,前天从capture导出网表,然后导入到allegro中,完美导入;
今天原理图修改,然后重新导出网表,导入到allegro中,软件提示成功导入。
但是,出现了一个问题:比如CN1.D7之前是ch1_txout7,修改原理图之后应该是空pin,网表导出之后查看也是空pin,但如上述成功重新导入allegro之后,CN1.D7还是ch1_txout7。
不知大家有无遇到类似问题?

注意网表导入选项设置

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top