微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro 16.3

Allegro 16.3

时间:10-02 整理:3721RD 点击:
Allegro 16.3在DRC检查时,很明显的连接错误检查不出来,请教高手帮忙解决!谢谢各位大侠!

database check一下也还不行吗?

请问您说的这个选项在什么地方设置啊,谢谢!

Tools菜单下面

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top