微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教高手,导入网表时出现如下错误,怎样解决!

请教高手,导入网表时出现如下错误,怎样解决!

时间:10-02 整理:3721RD 点击:
CmdLine: netrev -$ -i D:/DUproject/package -y 1 D:/DUproject/package/#Taaaaaa05388.tmp
------ Preparing to read pst files ------

#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
检查了焊盘文件,应该没问题!

这个应该是路径没有指对。

如果路径对了,可能是库版本太老了,软件打开封装后,重新保存一下

重新保存后,再次导入网表,出现如下问题
好像是提醒一封装文件,没找到!板子也有问题!正在尝试一点点解决!请教下出现这些提醒是什么问题导致的!~
------ Directives ------
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY 'bjrh_power';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'D:/allegro/bjrh_power.brd';
NEW_BOARD_NAME 'D:/allegro/bjrh_power.brd';
CmdLine: netrev -$ -5 -i bjrh_power -y 1 D:/allegro/#Taaaaaa02032.tmp
------ Preparing to read pst files ------

#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected

问题解决了,原理图和封装库都有问题!

请问下你是怎么解决的啊

把不能找到或者错误的封装文件create divce一下,然后再重新导入,试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top