微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > pcb封装制作时不加place_bound_top 可以吗

pcb封装制作时不加place_bound_top 可以吗

时间:10-02 整理:3721RD 点击:
请问各路高手,pcb封装制作时不加place_bound_top 可以吗?   保存时不会报错  不知道对后面的pcb绘制有没有影响

要加上
这个是规定器件范围
用来控制器件间距、或者定义器件高度规则的

好的 非常感谢, 看来我要把这个补上了,  

不加也行。

请问不加的话是按照什么来设计器件之间的距离那?   焊盘还是silkscreen_top?  或者其他

一般place_bound_top和器件的silkscreen_top一样大,所以通常不画没影响

如果不画,系统会自动给你画上,包含你所有内容的外框,这个没什么关系的

:(

谢谢

我不画了    画了看着不舒服

怎么个状况

真心建议画上

规范设计,一劳永逸

谢谢提醒

好吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top