微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 第一次画板,导入网表失败

第一次画板,导入网表失败

时间:10-02 整理:3721RD 点击:
悲剧啊,看书查资料解决

库建的不规范

的确是这样  后来把文件存放目录改了下  解决了
那么请问  我在做pcb封装时不加 place_bound_top 层可以吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top