微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:从原理图中导出网表老是报这个错是怎么回事?

请教:从原理图中导出网表老是报这个错是怎么回事?

时间:10-02 整理:3721RD 点击:

叫你看具体的log,这也看不明白?

具体的log是这样
#1 Error   [ALG0039] No components to package in design.
这是怎么回事,帮帮忙

你有元件封装没填,自己查下

PCB封装没做吧
原理图中填的封装找不到对应的PCB封装。

谢谢。可是我的封装都有啊。是不是路径不对啊?是这样的。我的封装是从别的板子导出来的。放在什么路径,它才能识别呢?请帮帮忙,感激不尽!

不同的版本可能设置有点不同
且以15.X的版本为例:
setup-user preferences-design_paths
设置padpath 和psmpath就能满足一般的应用了
自己对着软件提示慢慢看一下

你的原理图里面pcb footprint是空的吧?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top