微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何设置覆铜的时候和元件间的安全距离

如何设置覆铜的时候和元件间的安全距离

时间:10-02 整理:3721RD 点击:


如何设置allergro 覆铜的时候和元件间的安全距离,元件过孔的安全距离,感觉没有设置的时候距离太小了。不知道哪里可以自己设置

这个没法设置,如果要达到你想要的效果,请用rout keep out然后属性添加route allowed

在spcing里设置shape到smd pin 和via的间距

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top