微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网表时出问题?

生成网表时出问题?

时间:10-02 整理:3721RD 点击:
新手,在用cadence16.3 生成网表时提示

这个错误,该怎么办啊,求解答啊?先谢谢了。

查看你的allgero文件夹里面的netlist.log文件,用记事本打开,照着提示修改就行了。直到没有任何error为止

库没有准备好,路径设置不对吧

这个库的路径是在哪设啊,是在

里面的source library里面改吗?还是我只要把我的库文件和原理图文件放在同一目录下呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top