微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro导第一方网表时出错

Allegro导第一方网表时出错

时间:10-02 整理:3721RD 点击:
按正常方式导第一方网表,报错提示:

,是什么问题?怎么处理?烦请了解的解疑,谢谢!

要看日志里面报的是什么错误,不同的错误解决方法不一样。

找找你的PCB路径,找到allgero文件夹,里面有个netlist.log,这是细节,你照着提示修改吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top