微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网表改好了,导入allegro,quickplace时symbols为0,请问怎么解决?

网表改好了,导入allegro,quickplace时symbols为0,请问怎么解决?

时间:10-02 整理:3721RD 点击:
网表没问题了啊,导入后,提示:Syntax check of file is successful.
封装路径也设置好了啊。psmpath:F:\FPGA-DDR3-8\mylib\
其它padpath,devpath也设置好了。
但quickplace时symbols为0,请问怎么解决?

附:manual place时,component by refdes选项时看不到任何元件。改为package symbols,可以看到,但只能一个一个放。新手,请老手帮忙!

应该还是封装路径的问题。画框的都设置到你的封装位置了吗。


我的也出现了这个问题,可是在设置是出现这个提示是怎么回事?


樓上的 env 檔案應該不是自己設的 , 你拿別人的環境套給你自己用可行嗎? 不見得可用喔.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top