微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求高手解决allegro 16.3铺铜不避让

求高手解决allegro 16.3铺铜不避让

时间:10-02 整理:3721RD 点击:



      
四层板  top层铺铜对via、line、pin有些地方不避让,其它三层都没有问题,已经smooth了,我个人感觉是规则设置的问题,还有就是铺铜后进行split plane顶层的所有静态铜会消失,求高手解决!

查看一下已避让的 再看一下避让的 这俩种在规则中的设置 应该是规则的问题

还有就是铺好铜之后,进行split plane后 所有顶层的静态铜会消失

你说的这个split shape 你具体的是掏洞 还是CUT了一块  ?

就是分割不同的地 AGND  SGND

如图所示,是进行过分割后的,静态铜都消失了


画个route keepin  就飞不了

我有画route keepin的,还有package keepin 都有的  

那就狠一点吧 直接锁了

?
什么是直接锁了?

求高手给点意见!

小编,使用原厂菜单split plane命令会以route keepin为准做一个shape,会把当前层的所有shape全部删除,你可以试下,其它三层用split plane时应该都会这样。你可以先把比较小块的gnd先手动画块shape铺上,然后以route keepin使用z-copy命令copy一个整块的作为另一个Gnd,在使用shape void去避开相应的讯号。

补充一下,或者像9楼说的那样,把shape  fix住以后,在做split plane~~

我试过fit不管用,一样会消失,我先试下你上面说的,谢谢啦~~

bottom层一样有元件,可以做split plane,top层静态铜仍然会消失。还有就是不避让的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top