微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 制作原理图的时候分页连接符无法连接的问题

制作原理图的时候分页连接符无法连接的问题

时间:10-02 整理:3721RD 点击:
制作原理图的时候分页连接符无法连接的问题,怎么回事呢?谢谢啦


是不是页面中栅格点设置的问题?没有对齐网格导致的,但是我查了一下网格是对齐的?

网络是否还有其它名字?名字冲突导致不连接

总线和信号线的关系

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top