微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家ICT测试点覆盖率保持在多少以上

大家ICT测试点覆盖率保持在多少以上

时间:10-02 整理:3721RD 点击:
100%肯定不现实
也不好,比如clk 高速,射频信号 这些重要信号接一段stub线段出来对信号肯定是不好的
听听大家的经验

我的處理是除關鍵信號之外的線全加測試點。GND測試點加得比較多。

多加GND测试点有什么意义吗?
覆盖率应该指的是net的覆盖率吧
不知道这么做为什么

以过孔作为测试点就不会有stub了

那些直连的没过孔的网络怎么办?

布线本身就是个折中的事,速度非常高的信号都不建议加测试点,比如gtp信号。

恩,同意
一般高速板的测试点覆盖率达到算达标?

这个还木有考究过!

GND加得多几个,便于调试而已。并无其它用途。

可以再线上开窗的方式来加!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top