微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 叠层问题,请指教!!

叠层问题,请指教!!

时间:10-02 整理:3721RD 点击:
叠层需求是3个高速层 ,2个PWR PLANE。请问,下面叠层是否合适呀? 具体参数后续调整,目前先确定下面这个叠层有啥缺点没,适合制作不。
先谢谢大侠们了 ~~
TOP
L2_GND
L3
L4_GND
L5
L6_PWR
L7_PWR
L8
L9_GND
BOTTOM

sgspsspsgs
sgsspgssps
sgspsgpsgs
ssgpsspgss

... 求高手出现~

我还没搞过10层板呢

这是别人的例子

谢谢~~

嗯,对称的叠构比较好弄,还是谢谢啦~

TOP
GND
L3
L4
GND
POWER
L7
L8
GND
BOTTOM
L7不要走高速就可以

谢谢你的回复,
不过我这边需要2个pwr plane 哦  ,呵呵。

两个power层怎么可以放在一起,晕

请高手多指教,学习了

结构最好对称,可以5,6层做power,这样用一个1盎司铜箔的core增强载流。sgssppgsgs或者sgsgppssgs

网上有关于PCB厂家推荐的叠层结构的文章,可以去找找

像你那个叠构应该没问题啊!走线层都是高速!L5与L8如果有DDR的线最好在power也做上参考的GND

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top