微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:多种pitch并存的BGA如何fanout?

求助:多种pitch并存的BGA如何fanout?

时间:10-02 整理:3721RD 点击:
如图,现在有个BGA,PIN之间的间距有几种:0.8mm,1.0mm等,请问:这如何fanout是好?


哇塞,还有这种BGA,长见识了

第一次见,长见识了

第一次见

应该是台式机,伺服器,或工控机的CPU吧,笔记本早不用这种封装了;没什么简单办法,copy吧,小范围的PIN分布还是有规律的!

GPU!

第一次見到耶~~學習了

GPU 的话应该是NVIDIA家的,pin 分布还算有规律并且Pin pad 尺寸比较小;如果是AMD 的家就变态啦,pad 大还没规律!前三pin 尽可能拉出BGA区 下VIA ,不然后面的线可能拉不出来,个人愚见!~

按公板可以参考啊。
感觉前面的小pin都可以用一层出来,后边再打孔出来。

以前做过两个这种片子,只要在约束里将线和孔,盘,孔和盘的间距设好。先自动扇出,主要在于拉线的时候合理合并电源地管教,将重要线接上,其它的边拉边扇出,拉出去打孔对接。

第一次见,长见识了

第一次见 长见识了 哈哈~

第一次見到耶~~學習了

今天长见识了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top