微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家给条路吧,

大家给条路吧,

时间:10-02 整理:3721RD 点击:
小弟我在布线时误把DDR的place_bound删掉了,现在布完线才发现这一问题,重新导入网表也恢复不了,更新它的封装的话出现了N多个DRC错误,不知道怎么办了,后面就要出光辉文件了,求大神指导小弟一二啊


请更新封装,place-update symbols,在package symbols里选择需要更新的器件,按图操作。前提是你的库路径设置正确,而且库文件是正确的。


不过貌似place_bound产生的DRC一般都可以忽略的。

这样的话因为我的线都布好了,更新后很多线都未连接上,会有很多DRC错误,逐一修改的话太麻烦了
我这个问题直接忽略不知道行不行啊,对后面出光辉有没有什么影响?

我还是选择了保守点的方法,先导出components report,得到给元件的坐标,然后删除该元件,place该元件。把未连接的连接上,清除飞线,然后依次显示各层的DRC错误,依次改好。还是有点繁琐的。


update symbols 不行吗?

1. update ddr 的symbol,如果线有掉的话,运行tools----derive connectivity
2. 看一下ddr的information,记录一下坐标,再删除后,按坐标重新放下。

楼上说的方法1中
concert lines to connect lines
convert figure stackups to vias
两项是不是都要勾上
试了一下,依然有很多错误,不知这个有什么用啊,求指导

方法就这么多了,手动改吧,不过掉线是为什么?封装不一样?- -

2楼说的方法应该是可以的啊,update symbols

update  sym  应该不可以吧,你改文字面的话 update sym 不可以,但是前天一个sym  pin 大小改了,sym  名字没改,update sym  就可以改过来,不知道哪些可以改过来,了解的可以帮一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top