微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请高手解答PACKAGE KEEPOUT高度限制设置

请高手解答PACKAGE KEEPOUT高度限制设置

时间:10-02 整理:3721RD 点击:
在ALLEGOR软件的使用中,一直不明白PACKAGE KEEPOUT中的高度限制如何设置?高度限制的MIN和MAX分别代表什么意思?这个高度设置的具体值代表的是哪两个表面之间的距离?求高手解答,万分感谢!

如图:A:根据机壳,模具的高度而定。担心组装有问题所以限制高度,设置方法在对应的top或者bot的区域层画出PACKAGE KEEPOUT。
设置方法定义高度限制的MIN值(该数字为该区域零件允许放置的最大高度)布局时打开drc检查,放置超过限高~
至于高度限制的MAX,此项一般不用设置~


關於 Min Height 是指零件底部距離pcb 的距離 (允許放小於此高度的小零件)
       Max Height 是指零件的最大高度 .


話說我的圖片好像跟之前那位不一樣哩~

看3D的时候就有用了吧

第一图是package keepout,第二图是package height;请再解释下package keepout max。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top