微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于约束管理器中拓扑出错的问题

关于约束管理器中拓扑出错的问题

时间:10-02 整理:3721RD 点击:
小弟在Setup->Constraints->Electrical中给一组线设置了Cset,可是发现在Routing->Wiring中有一条线的验证结果是fail,这条线和其它线的走线应该是类似的,所以我不清楚引起这个fail的可能还有哪些,有大侠遇到过这个问题不?


看图是不满足拓扑约束

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top