微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线走过孔就出错

差分线走过孔就出错

时间:10-02 整理:3721RD 点击:
差分线走线在中间层,想打过孔到顶层,但是一大过孔就出错
提示 All Maximum Via Count
好像在差分线的约束设置里没有这个选项吧
求助~~~

有的,
你把allegro constraint manager打开,在NET下 /routing /Vias 里面有个Via count的设定。
你的Via最大数量超过了。

我现在只想保住你的大腿

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top