微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Retain_net_on_vias

Retain_net_on_vias

时间:10-02 整理:3721RD 点击:
求教,在allegro 16.3介绍中说:"在设计上有时为降低串扰,会在电源和地加一些连接导孔,当发生ECO变更时,这些通孔可能会重新认定讯号名称,在新版本中可使用Retain_net_on_vias参数,可保持via讯号名称不变."  这个参数在那里可以找到?

find只选择net类型,选择一个net右键edit propertise里面就有个属性叫做retain——net——on——vias

小编辛苦了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top