微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教一个问题,allegro中如果不要原理图直接画PCB

请教一个问题,allegro中如果不要原理图直接画PCB

时间:10-02 整理:3721RD 点击:
比如如下图所示


我放置了一些Package symbol和机械安装孔,如果我想让安装孔接地,让上图摆放的Package symbol电容连接起来,也就是不要原理图直接画PCB该怎么操作。

这个看你需不需要网络 不需要网络 直接拉线 忽略DRC错误 只要能出GERBER 当然没拉错的话 做出来也应该没问题 如果要网络 你得给每个网络命名 让给这些网络的引脚赋上网络名

如果需要网络,该怎么做?

logic-->part logic里面添加零件,添加好零件后加网络logic-->net logic

还是不行,需要参考标号,Package symbol放置进来没有参考标号

可以的,我之前做过

还是不会,能给我远程演示下吗,我QQ:905408963

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top