微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 拉差分线出现错误

拉差分线出现错误

时间:10-02 整理:3721RD 点击:
各位好
我在constrain里设置差分线规则如图片


我拉差分线的时候只拉了一半就出现DRC错误,Report结果Differential Pair Dynamic Phase Tolerance
求助中

你把Dynamic Phase Tolerance调大些就解决了,可能是你差分走线相位差已经大过你设定的值,所以才会报错

max lenght数值加大 才20mils 太小了

哦好的
我试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top