微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在设约束条件时报错,请大家帮看一下是什么问题

在设约束条件时报错,请大家帮看一下是什么问题

时间:10-02 整理:3721RD 点击:
在编辑那个PROPAGATION_DELAY约束条件时出现了一个错误对话框,里面的内容为:

This property can not be edited in Schematic Nets.Please edit it in Flat Nets.

什么原因造成的,如何更正

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top