微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > orcad导allegro网表报错的解决

orcad导allegro网表报错的解决

时间:10-02 整理:3721RD 点击:
有些时候导网表,他不会提示你到底是元件引脚重叠问题,还是pin numaber问题,还是PCB封装问题,还是库路径问题。此时只需要把desige catch改为指向本地库路径,再重导。你将会看到非常细致的原因,为何直导不成功。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top