微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教各位导网表的问题

请教各位导网表的问题

时间:10-02 整理:3721RD 点击:
在导网表时有will be saved prior to netlisting的提示,点击OK,就是导不出来,零件路径查阅是正确的,请问是哪里出了问题啊……

您好,我也遇到此问题,请教下如何解决的?谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top