微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 急!求确认bug还是我设置有问题

急!求确认bug还是我设置有问题

时间:10-02 整理:3721RD 点击:
我确定有设定undefined line width了


但是。在log里面看到的:
  Undefined line width                0.000
  Mirror code                         NONE
  Rotate angle                        NONE
  Offset x:                           0.000
  Offset y:                           0.000
  Plot negative                       NO
  Suppress unconnected internal pads  NO

坐等高手。

不知你的操作。
定义完,你跑下gerber,你就会看到应该就变化了。

您是每层都设置了还是仅仅设置个别的定义呢

问题解决了,如ls所说,有两个层没设。但是为什么是所有层输出都是0?反正都设了出图就对了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top