微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求解：ALLEGRO16.2 VIA重叠问题

求解：ALLEGRO16.2 VIA重叠问题

时间：10-02 整理：3721RD 点击：

各位大侠:帮忙看看,是什么问题?

DRC已设过，但是不显示错误。
出gerber给板厂说有好多VIA重叠。

16.5

上一篇：15.7安装后无法打开ORCAD
下一篇：求教:ORCAD标题框被删除,如何还原？

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top