微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro 如何实现Padless?

Allegro 如何实现Padless?

时间:10-02 整理:3721RD 点击:
由于BGA太密,需要在内层做Padless(无盘)工艺才能走线,Allegro要如何设置啊。
多谢了!

把此贴顶上去。我也想知道答案。

什么是PADLESS 无盘工艺啊。解释一下吧

盲埋孔?

你的软件如果是16.3以上的话。
在setup -->unused pads suppressions

Padstack: Allow suppression of unconnected internal pads
这个也要勾选

我明白,小编想 增加内层走线空间
很简单呀,假如一个via是4/12mil , 设置如下 假如8层板 L1-L8 drill都是4,L1 L8pad设置12(这样焊环就是8),L2-L7 pad设置4mil就OK
思路是这样,自己下面练习

上一篇:建元件库不能添加pin
下一篇:求PCB经验

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top