微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请高手解决16.3丝印问题

请高手解决16.3丝印问题

时间:10-02 整理:3721RD 点击:
最近我从15.7改用16.3发现16.3丝印层怎么在铺铜和布线后被铜皮和线挡住了,很是别扭,请问我如何设置在电路铺铜后丝印层还在顶端

在Options框中Class选Ref Des 然后Subclass选Silkscreen_Top

您能不能说的详细些,我是菜鸟,且刚刚接触16.3,所以麻烦您了

看图


您这个可以暂时解决这个问题,但是现在是我再画新线后,丝印层有覆盖了,有没有方法让丝印层顶端的永远在顶端低端的永远在底端呀。谢谢您

这个好象不行...

Ctrl+F6,把丝印层放在上面就好了。

是因为你还停留在15.7的用法,或是你电脑配置(显卡)没有跟着更新换代引起的结果.或是你打开15.7的文件,而不是全新做.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top