微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 半夜求助:对于LVTTL信号终端匹配交叉线如何拉线

半夜求助:对于LVTTL信号终端匹配交叉线如何拉线

时间:10-02 整理:3721RD 点击:
LVTTL信号需要在信号的终端用电阻来匹配阻抗,但我搞了好久,Allegro老是提示拉线未连接上,不知何解,请高人指点,谢谢

不好意思,图片未附上,重新附上,请高人指点


最近眼神不好使,回错贴了。

谢谢rx_78gp02a 小编深夜回帖,虽然不影响出gerber和最终的打样。可老提示未连接上,有什么好的解决办法?

你的图片不是很清楚,放大后才知道你是从焊盘拉出线然后直接横跨终端电阻那条走线,即使是同名网络你这样做也是没连接上(软件报错,物理上是等同连接了,allegro比较傻),需要从终端电阻那条走线上分别走线到两端焊盘才能产生一个连接点。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top