微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何确定PLACE_BOUND_TOP的范围

如何确定PLACE_BOUND_TOP的范围

时间:10-02 整理:3721RD 点击:
如题,按照datasheet上给出的封装尺寸,放好了焊盘,那么改如何确定PLACE_BOUND_TOP的范围呢?

你看看于挣博士的视频里面有,基本上比你的芯片稍微大一点

其实这是一个很复杂的问题,一般公司都默认为元件实体的大小,但是如果这样做,在之后的贴装,或者工艺的环节就会出现问题,影响生产,一些知名的公司的封装库中对PLACE_BOUND_TOP有这严格的规定,不同类型的器件,不同的高度,其外扩的PLACE_BOUND_TOP也是不一样,象富士通,松下都是这么做的

这么说也没有具体的尺寸可依据,那就不影响板子大小的情况下尽量大点吧

请教严格的PLACEBOUND制作说明文件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top