微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于SigXplore中等长线设置的问题

关于SigXplore中等长线设置的问题

时间:10-02 整理:3721RD 点击:
我用的是16.5版本,SigXplore里面设置的拓扑结构是T型连接,在设置等线长约束时,对于Relative Prop Delay的设置我有几个疑问想请教下,如果范围设的是local,应该是Constraint Set内部拓扑中的等长吧,比如从T型节点发散出去的两条线等长(如附图所示);如果范围设的是global是不是说使用同一个Constraint Set的网络等长?如果这样理解正确的话,我想做属于两个不同Constraint Set的线长约束应该怎么做呀?


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top